Emulator

   Software

   JTAG/Boundary Scan

   Device Programmer

   Logic Analyzer

   Evaluation Board

   Module Board
HOME > Products > JTAG/Boundary Scan >Integration >ATE SYSTEM 


JTAG/Boundary Scan

(주)바스는 JTAG Boundary Scan Testing (BST), JTAG를 기반으로 하는 ATE System, JTAG Monitoring & Diagnostics 분야 등의 국내 최고 수준의 선진 기술을 보유하고, 고객의 시스템에 꼭 맞는 다양하고 최적화된 테스팅 시스템과 솔루션을 제공합니다.



ATE SYSTEM

JTAG/Boundary Scan 기술을 이용하여 ATE(Automated Testing Equipments)시스템의 Automated Optical Inspection (AOI), Flying Probe testers, Functional Test systems, 그리고 In-Circuit testers를 제작 및 공급합니다.

Combination JTAG/Boundary Scan with Automated Optical Inspection (AOI)

  • Very high fault coverage
  • High flexibility, because no UUT specific adapter is required
  • Parallel execution of both test techniques
  • Simple integration of BScan in an AOI system
  • One-stop availability because GOPEL electronic is a vendor of both test technologies

JTAG/Boundary Scan integration in Flying Probe test system

  • Fast total system
  • Very high fault coverage, also for highly complex PCBs
  • High flexibility because no UUT specific adapter is required
  • Easy test program generation using automatic software

JTAG/Boundary Scan integration in In-Circuit-Test systems

  • Very fast total system
  • Very high fault coverage also for highly compact PCBs
  • Reduction of nail bed adapter costs
  • Simple test program generation because each test technology is applied according to its core competence

Combination of JTAG/Boundary Scan with Functional Test

 
  • Increase in test depth
  • Fault diagnostic at pin level
  • Test program generation becomes far simpler
 

Boundary Scan이란?

Boundary Scan 은 테스트 기술 분야에서 가장 뛰어난 테스트 방법으로, In-Circuit-Test (ICT) 와 유사하지만, Bed-Of-Nail 아답터 없이 단지 5개의 버스 라인으로 수 천 개의 지점을 테스트 하여 잘못된 부분을 정확히 파악할 수 있습니다.


또한, Boundary Scan은 1990년도에 IEEE Std.1149.1 이라는 산업계 표준 검사 기술 방식으로 규격화된 표준으로, 기존 ICT Pin Nail 이 Chip내 에서 구성된 일종의 Digital ICT이며, 이후 IEEE 1149.4 (혼합 신호 테스트), IEEE 1149.6 (디지털 네트 워크)으로 발전/규격화되어 명실공히 아날로그/디지털의 경계를 넘나드는 혁신적 테스트 기술임이 입증되었다. 따라서, 모든 디바이스 제조사들은 Chip 생산 시 LSI 내부에 Boundary Scan Cell 이라는 고장 진단을 위한 회로를 내장하게 되었고, 그 내부 구조에 대한 Block Diagram을 보면 오른쪽 그림과 같습니다.


본사. 121-703 서울시 마포구 마포대로4다길 18 (마포동) 1302호 | Tel. 02-704-7111 | Fax. 02-704-7211
매장. 152-721 서울시 구로구 경인로53길 15 (구로동) 가동 2315호 | Tel. 02-6679-1400 | Mob. 010-5703-7111
Copyright ⓒ 1996 - 2014 VAS Corporation, All Rights Reserved.