Emulator

   Software

   JTAG/Boundary Scan

   Device Programmer

   Logic Analyzer

   Evaluation Board

   Module Board
HOME > Products > JTAG Boundary Scan > CASCON GALAXY TS  


JTAG/Boundary Scan

(주)바스는 JTAG Boundary Scan Testing (BST), JTAG를 기반으로 하는 ATE System, JTAG Monitoring & Diagnostics 분야 등의 국내 최고 수준의 선진 기술을 보유하고, 고객의 시스템에 꼭 맞는 다양하고 최적화된 테스팅 시스템과 솔루션을 제공합니다.



CASCON GALAXY TS

독일 Goepel Electronic GmbH사의 CASCON GALAXY는 모든 Boundary Scan 어플리케이션에 사용 할 수 있는 환경을 제공, 시스템상의 어떤 FLASH 소자나 FPGA/(C)PLD에 대해 강력한 Programming 기능, 각각의 Cell, Pin, Net level 에서의 결함에 대해 강력한 ATPG (Auto Test Pattern Generator) Tool Suites 제공, 완벽한 Serial Test bus Protocols 지원, 80개 이상의 CAD format 지원,
Non-boundary Scan 소자에 대해서도 자동으로 Handling 할 수 있는 JTAG/Boundary Scan S/W Tool 입니다.

CASCON GALAXY-TS Advanced Edition
Bscan Test Execution and Programming Station with PFD Tools for manual test, Infrastructure, Interconnection (dot1/dot6), Memory, Device Cluster and Logic components, Vector Browser, ISP and Test Executors and all Basic Modules incl. CAP
CASCON GALAXY-TS Classic Edition
Bscan Test Execution and Programming Station with PFD Tools for manual test, Infrastructure, Interconnection (dot1/dot6), Memory and Device Cluster, Vector Browser, ISP and Test Executors and all Basic Modules incl. CAPI
CASCON GALAXY-TS Run Time Edition
Bscan Test Execution and Programming Station with PFD Tools for Infrastructure and Manual Tests, Vector Browser, ISP and Test Executors, and all Basic Modules incl. CAPI
CASCON GALAXY-TS Run Time/SX Edition
Bscan Test Execution and Programming Station with PFD Tools for Infrastructure and Manual Tests, Vector Browser, ISP and Test Executors, and limited Basic Modules incl. CAPI

< 특 징 >

  • ISP(In-System programming)를 위한 통합 JTAG/Boundary Scan 개발 환경
  • ATPG for Infrastructure Test
  • CASLAN programming 언어의 쉬운 manual FLASH programming
  • Automatic FLASH Program Generator (AFPG)
  • SVF, JAM/ STAPL for vector import, support of IEEE-Std.1532 (2002) 지원
  • Library section with BSDL support and form editor for interactive model generation
  • Gang-programming support of multiple UUTs
  • Full network capability/ floating license / FlexLM

Boundary Scan이란?

Boundary Scan 은 테스트 기술 분야에서 가장 뛰어난 테스트 방법으로, In-Circuit-Test (ICT) 와 유사하지만, Bed-Of-Nail 아답터 없이 단지 5개의 버스 라인으로 수 천 개의 지점을 테스트 하여 잘못된 부분을 정확히 파악할 수 있습니다.


또한, Boundary Scan은 1990년도에 IEEE? Std.1149.1 이라는 산업계 표준 검사 기술 방식으로 규격화된 표준으로, 기존 ICT Pin Nail 이 Chip내 에서 구성된 일종의 Digital ICT이며, 이후 IEEE 1149.4 (혼합 신호 테스트), IEEE 1149.6 (디지털 네트 워크)으로 발전/규격화되어 명실공히 아날로그/디지털의 경계를 넘나드는 혁신적 테스트 기술임이 입증되었다.따라서, 모든 디바이스 제조사들은? Chip 생산 시 LSI 내부에 Boundary Scan Cell 이라는 고장 진단을 위한 회로를 내장하게 되었고, 그 내부 구조에 대한 Block Diagram을 보면 오른쪽 그림과 같습니다.

본사. 121-703 서울시 마포구 마포대로4다길 18 (마포동) 1302호 | Tel. 02-704-7111 | Fax. 02-704-7211
매장. 152-721 서울시 구로구 경인로53길 15 (구로동) 가동 2315호 | Tel. 02-6679-1400 | Mob. 010-5703-7111
Copyright ⓒ 1996 - 2014 VAS Corporation, All Rights Reserved.